# STATIC CHARGE ELIMINATING METHOD FOR ELECTROSTATIC CHUCK AND SEMICONDUCTOR MANUFACTURING DEVICE

Patent number:

JP10284583

Publication date:

1998-10-23

Inventor:

OKU KOJI; DOBASHI YUUSUKE

Applicant:

MITSUBISHI ELECTRIC CORP

Classification:

- international:

H01L21/68; B23Q3/15; H02N13/00

- european:

Application number:

JP19970086522 19970404

Priority number(s):

# Abstract of JP10284583

PROBLEM TO BE SOLVED: To obtain a static charge eliminating method for electrostatic chuck and a semiconductor manufacturing device which can make a semiconductor wafer surely separate. SOLUTION: An electrostatic chuck electric source 12 supplies an output to an electrostatic chuck 4 by using an impressing voltage having a single pole and damping rectangular wave and having a plus or minus polarity. An electric current which is got by differentiating the impressing voltage flows in a semiconductor wafer. The differentiated electric current is an alternative current in which plus and minus polarities alternate. Because an amplitude of the alternative current becomes little with time passing, charges are gradually discharged. Therefore, the semiconductor wafer is surely separated from an electrostatic chuck 4.

Data supplied from the esp@cenet database - Patent Abstracts of Japan

# (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平10-284583

(43)公開日 平成10年(1998)10月23日

(51) Int.CL*		別記号 FI		
H01L	21/68	H01	L 21/68	R
B23Q		B 2 3	Q 3/15	D
H02N	13/00	. H02	N 13/00	D

# 審査請求 未請求 請求項の数11 OL (全 10 頁)


(21)出職書号	特顏平9-86522	(71)出版人 000006013
		三菱電機株式会社
(22)出顧日	平成9年(1997)4月4日	東京都千代田区丸の内二丁目2番3号
		(72)発明者 臭 康二
		東京都千代田区丸の内二丁目2番3号 三
		菱帽横株式会社内
		(72)発明者 土橋 祐亮
		東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
		(74)代理人 弁理士 吉田 茂明 (外2名)
·		
		i

# (54) 【発明の名称】 静電チャック除電方法及び半導体製造装置

# (57)【要約】

【課題】 半導体ウェハを確実に離脱させることのできる静電チャック除電方法及び半導体製造装置を得る。

【解決手段】 静電チャック電源12は、正又は負のいずれかであり、振幅が時間とともに減衰するバルスである単極の減衰矩形波を印加電圧として静電チャック4へ出力する。半導体ウェハ3内には、印加電圧が微分された電流が流れる。微分された電流は正及び負が交代する交番電流であり、また、この交番電流の振幅は時間とともに小さくなるため、徐々に電荷が放出される。したがって、半導体ウェハ3は確実に静電チャック4から離脱する。



1:プラズマ処理装置 7:上電板 2:実空チャンペ 8:排気口 3:半導体ウエヘ 9:整合器

3: 干部杯ワエへ 9: 墨合森 4: 滑電チャック 10: 高周被電源 5: 下電板 13: 地路材 6: ガス供給口 14: プラズマ 1

# 【特許請求の範囲】

【請求項1】 チャンバ内に対向配置された1対の電極の一方の印加電圧に応じて半導体ウェハを充放電することにより当該半導体ウェハを吸着及び離脱することの可能な誘電体からなる静電チャックを備えたものにおいて、

前記半導体ウェハを前記静電チャックにより離脱させる 場合に、前記印加電圧を正あるいは負電圧から形成される単極の減衰矩形波とすることを特徴とする静電チャック除電方法。

【請求項2】 前記減衰矩形被は、指数関数曲線に沿って減衰する請求項1記載の静電チャック除電方法。

【請求項3】 前記減衰矩形波は、1又は複数の直線に、沿って減衰する請求項1記載の静電チャック除電方法。

【請求項4】 前記減衰矩形波は、初期はバルス幅が比較的小さく、後期はバルス幅が比較的大きい請求項1記載の静電チャック除電方法。

【請求項5】 前記減衰矩形波は、前記半導体ウェハ内 に流れる電流の波形と一致している請求項1~4のいず れかに記載の静電チャック除電方法。

【請求項6】 前記減衰矩形被は、2.5秒以上9秒以下与えられ、4以上16以下のバルスを有する請求項1~5のいずれかに記載の静電チャック除電方法。

【請求項7】 請求項1~6のいずれかに記載の静電チャック除電方法を適用した半導体製造装置であって、 前記減衰矩形波を発生するための静電チャック電源を備えたことを特徴とする半導体製造装置。

【請求項8】 チャンバ内に対向配置された1対の電極の一方の印加電圧に応じて半導体ウェハを充放電することにより当該半導体ウェハを吸着及び離脱することの可 30 能な誘電体からなる静電チャックを備えたものにおいて、

前記半導体ウェハを前記静電チャックにより離脱させる 場合に、前記印加電圧を連続的あるいは間欠的な減衰高 周波とすることを特徴とする静電チャック除電方法。

【請求項9】 前記減衰高周波は、指数関数曲線に沿って減衰する請求項8記載の静電チャック除電方法。

【請求項10】 前記減衰高周波は、1又は複数の直線 に沿って減衰する請求項8記載の静電チャック除電方 法。

【請求項11】 請求項8~10のいずれかに記載の静電チャック除電方法を適用した半導体製造装置であって、

前記減衰高周波を発生するための高周波電源を備え、当 該高周波電源は半導体製造時に用いられるものが共用さ れることを特徴とする半導体製造装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、半導体ウェハを 辞息的に吸着して固定させる静電チャック除電方法及び 50 半導体製造装置に関するものである。

[0002]

【従来の技術】図20は従来の技術を示す概念図であって、単極タイプの静電チャック装置が設けられているプラズマ処理装置100を示す概念図である。

【0003】まず、アラズマ処理装置の動作について説 明する。 半導体ウェハ3は、 搬送ロボット (図示せず) により真空チャンバ2内に搬送され、 静電チャック4上 に載置される。 次にガス供給口6から真空チャンバ2内 10 に所望のガスを印加し、一方、排気口8から外部へガス を排気し、この排気量を制御することにより、真空チャ ンバ2内を所定の圧力に制御する。 真空チャンバ2内が 所定の圧力に制御された状態で、高周波電源10'は、 制御信号部10°a'によって制御されて、整合器9を介 して下電極5に高周波を印加することにより、真空チャ ンバ2内にプラズマを発生させることにより、半導体ウ ェハ3には、エッチングや成膜などの所望の処理が行わ れる。高周波カットフィルタは、高周波電源10'から **背電チャック電源12'への高周波の伝搬を防止する。** 20 【0004】次に静電チャック装置が半導体ウェハ3を 吸着する動作について説明する。 図21は静電チャック 4が受ける印加電圧と半導体ウェハ3に流れる電流及び 半導体ウェハ3に作用する吸着力を示すタイミングチャ ートである。TAは半導体ウェハ3を吸着している時間 を示し、TL'は半導体ウェハ3を離脱するための印加 電圧を受けている時間を示し、TFは離脱の動作を開始 してから吸着力が最も小さくなる時間を示している。静 電チャック電源12'は、制御信号部12a'によって 制御されて、印加電圧を生成し、高周波カットフィルタ 11を介して下電極5に図21の時間TAに示す定常の 印加電圧を出力する。下電極5は、定常の印加電圧を受 けると、静電チャック4との間で静電気力(クーロン 力) が働く。これにより、半導体ウェハ3は静電チャッ ク4に吸着される。

【0005】一般的に静電力(クーロン力)は、Fを吸着力、&を誘電率、Vを印加電圧、dを間隔とすれば、F=(1/2)・&・(V/d)2 ……(式1)で示される。また静電チャック4、4a、4bに蓄積される残留電荷量は、残留電荷量をQ、電流をi、時間を40 tとすると、

Q=ʃi·dt ..... (式2) で示される。

【0006】次に静電チャック装置が半導体ウェハ3を 離脱する従来の動作について説明する。静電チャック4 が吸着力を解除して半導体ウェハ3を離脱させるには、 式2により静電チャック4に蓄積された残留電荷量Qを ほぼ完全に放電させる必要がある。この残留電荷量Qを ほぼ完全に放電させる方法としては、例えば、静電チャック電源12'からの印加電圧を、零にした後に図21 に示すような逆極性(すなわち、ここでは正の電圧)に 3

する。

【0007】また、残留電荷量Qをほぼ完全に放電させ る他の方法としては、図22に示すように、印加電圧と して、正負が交代する波形、すなわち、交番の電圧を印 加させながら減衰する方法もある。なお、この図22に 関わる方法は、特開昭62-44332号公報、特開平 1-112745号公報および特開平4-246843 号公報に詳解されている。

# [0008]

【発明が解決しようとする課題】しかしながら、従来で 10 は、次のような問題点がある。

の実際の離脱時には、図21に示すように、吸着力は一 旦低下した後再び上昇する。また、図21に示す時間T. Fは半導体ウェハ3に応じて異なり不安定である。した がって、吸着力が最低になるように、逆極性の印加電圧 および時間TFを設定することは非常に困難であるとい う問題点がある。

【0009】の上述したように、交番の電圧を印加させ ながら減衰する方法は、問題点のは生じにくい。しか し、交番の電圧を印加するため、両極性を有する電源を 20 る。 用いる必要がある等、 静電チャック電源12'の内部の 回路構成が複雑になる問題点がある。

【0010】②上述したように、交番の電圧を印加させ ながら減衰する方法において、交番の電圧を印加する時 間や、正の電圧から負の電圧、そして再び正の電圧へと いうように、繰り返しのサイクルを明確に設定できない という問題点がある。

【0011】本発明は、これらの問題点を解決するため になされたものであり、半導体ウェハを確実に離脱させ ることのできる静電チャック除電方法及び半導体製造装 30 置を得ることを目的とする。

# [0012]

【課題を解決するための手段】本発明の請求項1に係る 課題解決手段は、チャンバ内に対向配置された1対の電 極の一方の印加電圧に応じて半導体ウェハを充放電する ことにより当該半導体ウェハを吸着及び離脱することの 可能な誘電体からなる静電チャックを備えたものにおい て、前記半導体ウェハを前記静電チャックにより離脱さ せる場合に、前記印加電圧を正あるいは負電圧から形成 される単極の減衰矩形波とすることを特徴とする。

【0013】本発明の請求項2に係る課題解決手段にお いて、前記減衰矩形波は、指数関数曲線に沿って減衰す

【0014】本発明の請求項3に係る課題解決手段にお いて、前記減衰矩形波は、1又は複数の直線に沿って減

【0015】本発明の請求項4に係る課題解決手段にお いて、前記減衰矩形波は、初期はバルス幅が比較的小さ く、後期はパルス幅が比較的大きい。

いて、前記減衰矩形波は、前記半導体ウェハ内に流れる 電流の波形と一致している。

【0017】本発明の請求項6に係る課題解決手段にお いて、前記減衰矩形波は、2.5秒以上9秒以下与えら れ、4以上16以下のパルスを有する。

【0018】本発明の請求項7に係る課題解決手段は、 請求項1~6のいずれかに記載の静電チャック除電方法 を適用した半導体製造装置であって、前記域衰矩形波を 発生するための静電チャック電源を備える。

【0019】本発明の請求項8に係る課題解決手段は、 チャンバ内に対向配置された1対の電極の一方の印加電 圧に応じて半導体ウェハを充放電することにより当該半 導体ウェハを吸着及び離脱することの可能な誘電体から なる静電チャックを備えたものにおいて、前記半導体ウ ェハを前記静電チャックにより離脱させる場合に、前記 印加電圧を連続的あるいは間欠的な減衰高周波とするこ とを特徴とする。

【0020】本発明の請求項9に係る課題解決手段にお いて、前記減衰高周波は、指数関数曲線に沿って減衰す

【0021】本発明の請求項10に係る課題解決手段に おいて、前記減衰高周波は、1又は複数の直線に沿って 減衰する.

【0022】本発明の請求項11に係る課題解決手段 は、請求項8~10のいずれかに記載の静電チャック除 電方法を適用した半導体製造装置であって、前記域衰高 周波を発生するための高周波電源を備え、当該高周波電 源は半導体製造時に用いられるものが共用される。

#### [0023]

### 【発明の実施の形態】

実施の形態1.図1は本発明を示す概念図であって、単 極タイプの静電チャック装置が設けられているプラズマ 処理装置1を示す概念図である。 プラズマ処理装置1は 本発明の静電チャック除電方法が適用されている。図1 において、2は真空チャンバ、3はエッチング及び成膜 など所望の処理を行うための半導体ウェハ、4は静電力 を利用して半導体ウェハ3を吸着させるためのアルミナ セラミック等の誘電体からなる静電チャック、5は静電 チャック4を載置させ、グランドに接続された上電極7 40 (第1の電極) に対向する下電極 (第2の電極)、6は ガス供給口、8は排気口、9は整合器、10は下電極5 に高周波を出力する高周波電源、10aは制御信号部、 11は高周波電源10からの高周波の回り込みを防止す る為に設けられた高周波カットフィルタ、12は下電極 5を通じて下電極5に所望の印加電圧を発生して出力す るための静電チャック電源、12aは制御信号部、13 は絶縁材、14はプラズマである。

【0024】次に、アラズマ処理装置1の構成について 説明する。真空チャンバ2には、ガス供給口6、排気口 【0016】本発明の請求項5に係る課題解決手段にお 50 8が接続されている。真空チャンバ2内の上部及び下部 にはそれぞれ上電極7及び下電極5が設けられている。 下電極5の上には静電チャック4が載置されている。高 周波電源10及び静電チャック電源12はそれぞれ整合 器9及び高周波カットフィルタ11を介して下電極5に 接続されている。上電極7はグランドに接続されてい る。高周波電源10及び静電チャック電源12はそれぞ れ制御信号部10a及び12bを含む。

【0025】図2は、単極タイプの静電チャック装置を示す概念図である。図2において、20はプラズマ14の等価回路、その他の符号は図1中の符号に対応してい 10る。

【0026】図3は、双極タイプの静電チャック装置を示す概念図である。図3において、4a及び4bは静電・チャック4に相当する静電チャック、5a及び5bは下電極5に相当する下電極、12a及び12bは静電チャック電源12に相当する静電チャック電源、その他の符号は図2中の符号に対応している。

【0027】単極タイプの静電チャック装置は、双極タイプの静電チャック装置に比べて構成が簡単である。図1のプラズマ処理装置1は、単極タイプに代えて双極タ20イプの静電チャック装置を備えてもよい。また、高周波カットフィルタ11・静電チャック電源12間に図4に示すスイッチSW、抵抗Rd及び容量Cdからなる微分回路21を備えてもよい。図5に静電チャック電源12が出力する印加電圧と微分回路21を介して出力される印加電圧のタイミングチャートを示す。

【0028】次に、プラズマ処理装置の半導体製造時の動作について説明する。半導体ウェハ3は、搬送ロボット(図示せず)により真空チャンバ2内に搬送され、静電チャック4上に載置される。次にガス供給口6から真30空チャンバ2内に所望のガスを印加し、一方、排気口8から外部へガスを排気し、この排気量を制御することにより、真空チャンバ2内を所定の圧力に制御された状態で、高周波電源10は、整合器9を介して下電極5に高周波を印加することにより、真空チャンバ2内にプラズマを発生させることにより、半導体ウェハ3には、エッチングや成膜などの所望の処理が行われる。高周波カットフィルタは、高周波電源10から静電チャック電源12への高周波の伝搬を防止する。40

【0029】次に静電チャック装置が半導体ウェハ3を 吸着する動作について説明する。図6は静電チャック4 が受ける印加電圧と半導体ウェハ3に流れる電流を示す タイミングチャートである。TAは半導体ウェハ3を吸 着している時間を示し、TLは半導体ウェハ3を吸着し ている状態から離脱するまでの時間を示している。静電 チャック電源12は、制御信号部12aによって制御さ れて、印加電圧を生成し、高周波カットフィルタ11を 介して下電極5に図6の時間TAに示す定常の印加電圧 を出力する。下電極5は、定常の印加電圧を受けると、 静電チャック4との間で静電気力 (クーロン方) が働く。これにより、半導体ウェハ3は静電チャック4に吸着される。

【0030】単極タイプの静電チャック装置は、吸着力を発生するとき、プラズマ14は必要である。これは、プラズマが吸着力を発生させる等価回路20を構成するからである。

【0031】一方、双極タイプの静電チャック装置は、 吸着力を発生するとき、下電極5 a及び5 bに与えられる印加電圧が同じであれば、単極タイプの静電チャック 装置と同様に動作するため、プラズマは必要である。しかし、下電極5 a及び5 bに与えられる印加電圧が互いに極性が反対であれば、プラズマは必要ない。これは、静電チャック4 a及び4 bが吸着力を発生させる回路を構成するからである。本実施の形態では、双極タイプの静電チャック装置を備えている場合、単極タイプの静電チャック装置を備えている場合、単極タイプの静電チャック装置と同様に動作させる。

【0032】次に、静電チャック装置が半導体ウェハ3 を離脱する本発明の動作について説明する。 図7は半導 体ウェハ3の断面図である。半導体ウェハ3の表面側に はエッチング、デポジション、アルミ配線の形成等が施 されて形成された集積回路を有する表面 I C回路部3a が形成され、半導体ウェハ3の裏面側には第1~第n酸 化膜層31~3nが形成され、第1酸化膜層31·表面 IC回路部3a間にはSiサブストレート部3bが介在 する。第1~第n酸化膜層31~3nは、表面IC回路 部3aの製造過程において複数回形成される絶縁のため の酸化膜である。この半導体ウェハ3の裏面側は、第1 ~第1酸化膜層31~3nが形成される他は、通常、何 ら加工されないが、ウェハ工程の最終で研磨されること がある。ウェハ工程でデポジション、エッチング等の装 置で加工するときは、この第1~第n酸化膜層31~3 ロは形成されたままである。

【0033】図8は、半導体ウェハ3が吸着されている 状態の等価回路を示す回路図である。図8において、2 0はプラズマ14の等価回路、3a'は表面IC回路部 3aからなる等価回路、31'、……、3n'はそれぞ れ第1~第n酸化膜層31~3nの等価回路、4g'は 半導体ウェハ3・静電チャック4間の隙間の等価回路、 4'静電チャック4に対応する等価回路、12は静電チャック電源である。

【0034】等価回路20は、抵抗Rpからなる。等価回路3a'は並列に接続された抵抗Rf及び容量Cfからなる。等価回路31'~3n'はそれぞれ並列に接続された抵抗R1~Rn)及び容量C1~Cnからなる。等価回路4a'は並列に接続された抵抗Rg及び容量Cgからなる。等価回路4'は並列に接続された抵抗Rc及び容量Ccからなる。これらの等価回路はグランド・静電チャック電源12間に直列に接続されている。

50 【0035】抵抗Rfの値は、Siのみの抵抗値よりも

小さい。 抵抗Rc及び容量Ccは、 静電チャック4の膜 質形状で異なるが、およそ500Mオーム以上及び数千 p F程度である。抵抗Rg及び容量Cgは、吸着力が強 いとき、無視できる。抵抗R1~Rnは及び容量C1~ Cnは、表面IC回路部3aの製造過程において異なる が、例えば8インチの半導体ウェハ3のときであって1 つの酸化膜層の膜厚が1000オングストロームのと き、およそ300kオーム及び12µF程度である。 【0036】ここで、図8に示す抵抗のうち、抵抗Rc の値が最も大きいため、等価回路4'には印加電圧の大 10

半が分配される。また、抵抗Rfの値は小さいため、等

価回路3a'には殆ど印加電圧が分配されない。

【0037】また、抵抗Rcの値が容量Ccのインビー. ダンスより大きく、それぞれ抵抗R1~Rnの値が容量 C1~Cnのインピーダンスより大きく、抵抗Rfの値 が容量Cfのインピーダンスより小さい。したがって、 電流は容量Cc、C1~Cn、抵抗Rf及びRpを流れ るため、図8に示す等価回路は、図9に示す等価回路で 表される。図9中の符号は、図8中の符号に対応し、図 9に示すC1~Cnは、図8に示す容量C1~Cnの合 20 成容量である。図9に示す等価回路は、容量Cc、合成 容量C1~Cn、抵抗Rf及びRpを直列に接続した微 分回路を構成する。この合成容量C1~Cnの値は容量 Ccの値より大きいため、図9の容量はCcのみと考え られる。したがって、図8に示す等価回路の時定数は、 時定数=Cc×(Rf+Rp) ·····(式3) で表され、実際に数msec以下と短い。

【0038】次に、静電チャック装置が半導体ウェハ3 を離脱する動作において、静電チャック電源12は、制 御信号部12aによって制御されて、印加電圧を生成 し、高周波カットフィルタ11を介して下電極5に図6 の時間TLに示す単極の減衰矩形波の印加電圧を下電極 5に出力する。定常の印加電圧を出力する。単極とは、 正又は負のいずれかであり、減衰矩形波とは、振幅が時 間とともに減衰するパルスである。このように、制御信 号部12aは、単極の減衰矩形波の印加電圧を下電極5 に出力するように制御するため、ソフト的及びハード的 に容易に構成できる。半導体ウェハ3内には、図9に示 す等価回路に基づき、図6に示すように印加電圧が微分 された電流が流れる。なお、単極の減衰矩形波は、直流 40 成分を含む。しかしこの直流成分は、静電チャック4等 の等価抵抗値が大きいため無視できて、半導体ウェハ3 内に生じない。この微分された電流は、印加電圧の立上 り及び立下がりに応じて正及び負に振幅する細いバルス を有する。そして、この細いパルスは印加電圧より高周

【0039】この細いいルスは、高周波であるため、図 9に示す容量のインピーダンスは周波数に反比例するた め小さくなり、残留電荷が放出しやすくなる。また、こ

留電荷の半導体ウェハ3に存在しようとする原因となる ヒステリシス特性が緩和されることで、残留電荷が放電 しやすくなる。さらに、印加電圧と図9の容量に残留し ている電位との差で残留電荷の充放電が繰り返される が、この細いパルスの振幅は、時間とともに小さくなる ため、徐々に残留電荷が放出される。 そして、 式2によ り求められる残留電荷量Qが放電されたとき、半導体ウ ェハ3は静電チャック4から離脱する。

【0040】以上のように、本発明は、チャンバ内に対 向配置された1対の電極(上電極7及び下電極5の一方 の印加電圧に応じて半導体ウェハ3を充放電することに より半導体ウェハ3を吸着及び離脱することの可能な誘 電体からなる静電チャック4を備えたものにおいて、半 導体ウェハ3を静電チャック4により離脱させる場合 に、印加電圧を正あるいは負電圧から形成される単極の 減衰矩形波とする。

【0041】次に、静電チャック装置が8インチの半導 体ウェハ3を離脱するときの実験データを図10及び図 11に示す。図10は、静電チャック電源4が受ける印 加電圧を示すタイミングチャートである。時間TAにお ける印加電圧は+600V、時間TLにおける単極の減 衰短形波は、周波数が10Hzで、+600Vから直線 的に減衰する。矩形波の数である繰り返しサイクルを5 回にすると、最小離脱時間は2.5秒程度であった。図 11は、繰り返しサイクルと時間TLとの関係を示すグ ラフである。図11に示すように、印加電圧を単極の減 衰矩形波とすれば、半導体ウェハ3の離脱が可能な範囲 を広くすることができる。図11によると、減衰矩形波 は、2.5秒以上~9秒以下与えられ、4以上16以下 30 のパルス (繰り返しサイクル) を有するものであれば、 半導体ウェハ3の離脱はほぼ確実に行われる。

【0042】また、ガス供給口6から供給されるガスと してHeを使用する。半導体ウェハ3を離脱するとき に、数トールのHe圧をウェハ裏面に併用して加圧する ことにより離脱の改善が図れる。

【0043】本実施の形態における効果は次の通りであ

- (1)徐々に残留電荷が放出されるため、印加電圧およ び時間TLを容易に設定できる。
- (2)単極の印加電圧を用いるため、静電チャック電源 12の内部の回路構成が簡単になる。
- (3)徐々に残留電荷が放出されるため、繰り返しのサ イクルを明確に設定する必要がない。

【0044】実施の形態2.次に実施の形態2について 説明する。本実施の形態は、実施の形態1と主として同 様であり、 静電チャック電源12が出力する印加電圧が 異なる。

【0045】図12は本実施の形態における静電チャッ ク4が受ける印加電圧と半導体ウェハ3に流れる電流の の細いパルスは、正及び負に交代する(交番)ため、残 50 一例を示すタイミングチャートである。印加電圧の極性 は、時間TA及び時間TLにおいて共にプラスである。 時間TLの印加電圧は、矩形波であって、指数関数曲線 31に沿って減衰する。

【0046】図13は本実施の形態における静電チャッ ク4が受ける印加電圧と半導体ウェハ3に流れる電流の 他の例を示すタイミングチャートである。印加電圧の極 性は、時間TA及び時間TLにおいて共にマイナスであ る。時間TLの印加電田は、矩形波であって、指数関数 曲線31'に沿って減衰する。

【0047】図14は本実施の形態における静電チャッ 10 【0054】実施の形態5. 次に実施の形態5について ク電源4が受ける印加電圧と半等体ウェハ3に流れる電 流の他の例を示すタイミングチャートである。 印加電圧 の極性は、時間TA及び時間TLにおいて共にマイナス・ (あるいはプラス)である。時間TLの印加電圧は、矩 形故であって、2直線32及び32′に沿って減衰す る。図14に示すように後期の直線32'の傾きは初期 の直線32の傾きより小さい。図14では直線が2つの 場合であるが、1つあるいは複数であってもよい。

【0048】本実施の形態における効果は、(1)~ (3)に加え、次の通りである。

(4) 図12~図14に示すように、時間TLにおい て、初期は矩形波の振幅を大きくすることで、残留電荷 の充放電を行い、後期は矩形波の振幅の変化の割合を小 さくして、時間をかけて残留電荷の充放電を行うことで 確実に残留電荷を放出する。

【0049】実施の形態3.次に実施の形態3について 説明する。本実施の形態は、実施の形態1と主として同 様であり、 静電チャック電源12が出力する印加電圧が 異なる。

【0050】図15は本実施の形態における静電チャッ ク4が受ける印加電圧と半導体ウェハ3に流れる電流の 例を示すタイミングチャートである。印加電圧の極性 は、時間TA及び時間TLにおいて共にマイナス(ある いはプラス)である。時間TLの印加電圧は、矩形波で あって、初期はパルス幅がT1と比較的小さく、後期は パルス幅がT2と比較的大きい。

【0051】本実施の形態における効果は、(1)~ (3)に加え、次の通りである。

(5) 図15k示すように、時間TLにおいて、初期は 繰り返しサイクルを多くして後期は繰り返しサイクルを 40 用してもよい。 少なくすることで、確実に残留電荷を放出する。

【0052】実施の形態4.次に実施の形態4について 説明する。本実施の形態は、実施の形態1と主として同 様であり、図4の微分回路21を用いる。そして、微分 回路21の時定数(Rd×Cd)は、図9に示す等価回 路の時定数、すなわち、静電チャック4から上電極7ま でが有する時定数5の時定数以下に設定されている。こ のように時定数を設定することにより、印加電圧は半導 体ウェハ3に流れる電流の波形(特に位相)と一致し、

行われる。微分回路21の時定数を図9に示す等値回路 の時定数と同じに設定したときの印加電圧と半導体ウェ ハ3に流れる電流のタイミングチャートを図16に示 す、

10

【0053】本実施の形態における効果は、(1)~ (3)に加え、次の通りである。

- (6) 数分回路21の時定数を図9に示す等値回路の時 定数以下に設定することにより、残留電荷の充放電が確 実に行われ、残留電荷が放電しやすくなる。
- 説明する。本実施の形態は、実施の形態1と主として同 様である。但し、図1の高周波カットフィルタ11及び 静電チャック電源12を削除する。

【0055】本実施の形態における静電チャック装置が 半導体ウェハ3を離脱する動作は主として実施の形態1 と同様である。高周波電源10は、制御信号部10aに よって制御されて、図17~図19に示すように、制御 信号部10aが出力するRFパワー制御信号の振幅に応 じる高周波を印加電圧として出力する。図17及び図1 20 8に示す印加電圧は、交番の振幅が時間とともに指数関 数曲線31とともに減衰する減衰高周波である。図19 に示す印加電圧は、交番の振幅が時間とともに、2直線・ 32及び32、に沿って減衰する減衰高周波である。図 19に示すように後期の直線32'の傾きは初期の直線 32の傾きより小さい。図19では直線が2つの場合で あるが、1つあるいは複数であってもよい。印加電圧 は、振幅が時間とともに減衰するため、徐々に電荷が放 出される。

【0056】このように、減衰高周波を発生するための 電源は、半等体製造時に用いられる高周波電源10と共 用される。

【0057】本実施の形態における効果は、(1)及び (3)に加え、次の通りである。

(7) 高周波電源10を利用することにより、簡単かつ 安価にプラズマ処理装置1を構成できる。

【0058】変形例、半導体製造装置の例として、プラ ズマ処理装置1を用いたが、静電チャック装置が必要な その他の半導体製造装置でもよい。また、実施の形態4 は、実施の形態1だけでなく、実施の形態2及び3に適

# [0059]

【発明の効果】本発明請求項1によると、単極の減衰矩 形波を用いることにより、徐々に電荷が放出されるた め、電圧や減衰矩形波を印加する時間の設定が容易であ り、また、単極の減衰矩形波を用いるため、減衰矩形波 の生成が簡単になるという効果を奏す。

【0060】本発明請求項2によると、減衰矩形波は、 指数関数曲線に沿って減衰することにより、確実に電荷 を放出するという効果を奏す。

1つの細いパルスに対して、残留電荷の充放電が確実に 50 【0061】本発明請求項3によると、減衰矩形波は、

11

1 又は複数の直線に沿って減衰することにより、確実に 電荷を放出するという効果を奏す。

【0062】本発明請求項4によると、減衰矩形波は、 初期はバルス幅が比較的小さく、後期は矩形波のバルス 幅が比較的大きくすることにより、確実に電荷を放出す るという効果を奏す。

【0063】本発明請求項5によると、電荷の充放電が確実に行われ、電荷が放電しやすくなるという効果を奏す。

【0064】本発明請求項6によると、減衰矩形波は、 2.5秒以上9秒以下与えられ、4以上16以下のパルスを有する場合において、半導体ウェハの離脱はほぼ確実に行われるという効果を奏す。

【0065】本発明請求項7によると、半導体ウェハの 離脱が容易に行われる半導体製造装置が得られるという 効果を奏す。

【0066】本発明請求項8によると、半導体ウェハの 離脱が容易に行われる半導体製造装置を構成できるという効果を奏す

【0067】本発明請求項9によると、減衰高周波は、 指数関数曲線に沿って減衰することにより、確実に電荷 を放出するという効果を奏す。

【0068】本発明請求項10によると、減衰高周波は、1又は複数の直線に沿って減衰することにより、確実に電荷を放出するという効果を奏す。

【0069】本発明請求項11によると、高周波電源は 半導体製造時に用いられるものが共用されることによ り、半導体ウェハの離脱が容易に行われ、簡単かつ安価 に半導体製造装置を構成できるという効果を奏す。

# 【図面の簡単な説明】

【図1】 本発明に係るアラズマ処理装置を示す概念図である。

【図2】 単極タイプの静電チャック装置を示す概念図である。

【図3】 双極タイプの静電チャック装置を示す概念図である。

【図4】 微分回路21の例を示す回路図である。

【図5】 静電チャック電源12が出力する印加電圧と 微分回路21を介して出力される印加電圧とを示すタイ ミングチャートである。

【図6】 静電チャック4が受ける印加電圧と半導体ウェハ3に流れる電流を示すタイミングチャートである。 【図7】 半導体ウェハ3の断面図である。 12

【図8】 半導体ウェハ3が吸着されている状態の等値 回路を示す回路図である。

【図9】 半導体ウェハ3が吸着されている状態の等価 回路を示す回路図である。

【図10】 静電チャック装置が8インチの半導体ウェ ハ3を離脱するときの実験データを示す図である。

【図12】 本発明の実施の形態2における静電チャッ 10 ク4が受ける印加電圧と半等体ウェハ3に流れる電流の 一例を示すタイミングチャートである。

【図13】 本発明の実施の形態2における静電チャック4が受ける印加電圧と半等体ウェハ3に流れる電流の他の例を示すタイミングチャートである。

【図14】 本発明の実施の形態2における静電チャック4が受ける印可電圧と半導体ウェハ3に流れる電流の他の例を示すタイミングチャートである。

【図15】 本発明の実施の形態3における静電チャック4が受ける印加電圧と半導体ウェハ3に流れる電流の例を示すタイミングチャートである。

【図16】 本発明の実施の形態4における静電チャック4が受ける印可電圧と半導体ウェハ3に流れる電流の例を示すタイミングチャートである。

【図17】 本発明の実施の形態5におけるRF出力パワー制御信号と静電チャック4が受ける印加電圧の例を示すタイミングチャートである。

【図18】 本発明の実施の形態5におけるRF出力パワー制御信号と静電チャック4が受ける印加電圧の例を示すタイミングチャートである。

30 【図19】 本発明の実施の形態5におけるRF出力パワー制御信号と静電チャック4が受ける印加電圧の例を示すタイミングチャートである。


【図20】 従来に係るプラズマ処理装置を示す概念図である。

【図21】 従来における静電チャック4が受ける印可 電圧と半導体ウェハ3に流れる電流及び半導体ウェハ3 に作用する吸着力を示すタイミングチャートである。

【図22】 従来における静電チャック4が受ける印可 電圧を示すタイミングチャートである。

40 【符号の説明】

1 プラズマ処理装置、3a 表面IC回路部、3b Siサブストレート部、31~3n 第1~第n酸化膜 層。



¢

